תיאור המשרה:
ר"צ בתחום ה-VLSI
כפיפות למנהל מחלקת Frontend
ניהול מטריציוני פר פרוייקט, באופן קבוע ניהול 1-2 מהנדסים שאחראים על המיקרו-ארכיטקטורה ותכנון RTL של IP מורכב הכנת השבב לייצור
התפקיד הוא Hands On באחוזים גבוהים אך יחד עם זאת התפקיד כולל עבודה מול לקוחות החברה, ספקים, מחלקת בקאנד, וממשקים שונים מעורבות לאורך כל חיי הפרוייקט , גם לאחר הייצור
דרישות המשרה:
תואר BSC או NSC בהנדסת אלקטרוניקה – חובה
לפחות 8 שנות ניסיון בפיתוח VLSI תוך שימוש ב-Verilog- חובה
לפחות שנתיים ניסיון בתפקיד ניהולי – חובה
רקע ב-Synthesis ו-Timing closure – יתרון
ניסיון באינטגרציית SOC – יתרון
על החברה
חברת הייטק עוסק בריכוז תכנון וייצור לרכיבי Asic - ייצור צ'יפים.