תיאור המשרה:
לחברה מצוינת בתחום החומרה, המפתחת צ'יפ שמאפשר תקשורת אופטית מהירה דרוש/ה RTL Designer
עבודה היברידית
דרישות המשרה:
לפחות 5 שנות ניסיון בתכנון ASIC/FPGA – חובה
ניסיון חזק עם Verilog/SystemVerilog – חובה
תואר ראשון או הסמכות רלוונטיות – חובה
היכרות עם Clock/Voltage domain crossing, Low Power Design, DFT – יתרון
ניסיון עם Ethernet – יתרון
ניסיון בכתיבת סקריפטים: Python/Perl/TCL – יתרון
על החברה
חברה בתחום החומרה - מפתחים צ'יפ המאפשר תקשורת אופטית מהירה.חברת בת של Retym inc.