תיאור המשרה:
דרוש/ה Senior Design Verification Engineer לתפקיד מאתגר.
דרישות המשרה:
BSC בהנדסת אלקטרוניקה / חשמל / מחשבים
לפחות 5 שנות נסיון בתפקיד של Verification Engineer – חובה
נסיון בקידוד בשפת System Verilog בסביבת UVM – חובה
נסיון בעבודה עם רכיבי FPGA – יתרון
על החברה
החברה בונה מערכות מיחשוב שמותאמות לתנאים הקיצוניים בחלל. השימוש בתוכנה מתקדמת בחלל מוגבל בשל המחסור בחומרת מיחשוב אמינה ועמידה בתנאים הסביבתיים בחלל. מערכות המיחשוב של החברה מיועדות לשנות את הדרך בה חומרת מחשבים ותוכנה מופצים בחלל, בכדי לאפשר פיתוח ועידכון של שירותים ואפליקציות בזמן אמת. עד היום החברה גייסה 17.5 מיליון דולר!