תיאור המשרה:
דרוש/ה Senior Design Verification Engineer לתפקיד מאתגר
דרישות המשרה:
BSC בהנדסת אלקטרוניקה / חשמל / מחשבים
לפחות 5 שנות נסיון בתפקיד של Verification Engineer – חובה
נסיון בקידוד בשפת System Verilog בסביבת UVM – חובה
נסיון בעבודה עם רכיבי FPGA – יתרון