RTL Designer

תיאור המשרה:

לחברת הייטק המפתחת צ'יפ המאפשר תקשורת אופטית מהירה דרוש/ה RTL Designer

דרישות התפקיד:

לפחות 5 שנות ניסיון בתכנון ASIC/FPGA - חובה

ניסיון חזק עם Verilog/SystemVerilog - חובה

תואר ראשון או הסמכות רלוונטיות - חובה

היכרות עם Clock/Voltage domain crossing, Low Power Design, DFT - יתרון

ניסיון עם Ethernet - יתרון

ניסיון בכתיבת סקריפטים: Python/Perl/TCL - יתרון